GRAPE、GRAPE-DRと HPCの将来

国立天文台
理論研究部/天文シミュレーションプロジェクト (CfCA)
牧野淳一郎

第 82 回カーネル読書会 2007/12/17

今日の話の構成

- 計算天文学
- CfCA の紹介
  - 次期システム
  - その次の方向
- GRAPE と GRAPE-DR
  - これまでの GRAPE
  - GRAPE-DR の考え方
  - 開発状況
  - ソフトウェアの実際
- HPC の将来

計算天文学

- 天文学における理論の役割:宇宙を「理解」すること
- 観測で得られる情報: 現在の一瞬
- １つの銀河や１つの星の生まれてから死ぬまで、を観察できるわけではない
- 紙と鉛筆の理論だけでは観測の理解に届かない
- 生物みたいに複雑なわけではないので第一原理から再現できそう

計算機実験・シミュレーション

例

空間スケールの小さいものから適当に

- 中性子星、ブラックホールの合体、そこからの重力波波形
- 降着円盤、ジェット
- 超新星爆発 (II 型)、ガンマ線バースト
- 「巨大衝突」、月の形成
- Ia 型超新星爆発
- 恒星進化
- 星形成、惑星形成
- 星団形成、進化
- 銀河形成、進化
- 銀河団、大規模構造

宣伝

天文学会 100 周年記念出版の1つ

富阪、花輪、牧野

(牧野は観山台長の代わり、、、)



(口絵) 大規模 N 体シミュレーションで得られた銀河団内の物質分布 (右) とハッブル宇宙望遠鏡による観測 (左) の比較．(6.1 節)



(口絵) 相対論的高温プラズマシートの 3 次元粒子シミュレーション．(6.3.7 節)



(口絵)2 次元粒子シミュレーションによるケルビン–ヘルムホルツ不安定のプラズマ混合の時間発展．(6.3.7 節)



(口絵)SPH シミュレーションによるシェルの形成と分裂の様子．(7.4 節)



(口絵) 磁気乱流が発達した降着円盤の数値シミュレーション結果．密度 (カラー) と磁力線 (実線)．(8.4 節)



(口絵) 宇宙ジェットの数値シミュレーション結果．色は密度．線は磁力



(口絵) 質量が共に 1.5 $M_\odot$ の連星中性子星が合体しブラックホールが誕生する様子. 左は 1.29 m 秒の構造．右は 2.14 m 秒後で、中心の赤太線は事象の地平線で、ブラックホールが形成されていることを示す．(9.5 節)



(口絵) 回転しているブラックホールと周囲の降着円盤の数値計算例．磁場の効果でブラックホールと降着円盤からジェットが吹き出している．(10.1.8 節)



(口絵)2 次元流体力学的シミュレーションにより得られた銀河の星間ガスの密度構造．(10.2.1 節)



(口絵) 輻射輸送計算を用いた宇宙再電離過程の計算．(11.5 節)

(口絵) SPH と N 体シミュレーションによる渦巻き銀河の形成．



(口絵) 分子雲コアが重力収縮して連星系が形成する様子を再現した AMR シミュレーション．(12.5.2 節)

星形成シミュレーションの例

0.1 pc から 1 AU くらい

本当の星まではさらにもう 3 桁空間分解能上げる必要あり

時間スケール: 100 万年から 1 時間まで

銀河形成シミュレーション



基本的な考え方

- 宇宙の初期ゆらぎから星形成までを「まるごと」シミュレーション
- 何故銀河には色々あるのか？どうやってできたのか、を明らかにしたい。
- Top-down で段々下まで進む

Katz and Gunn 1992



- Dark Matter + ガス + 星
- DM, 星: 粒子、ガス:SPH粒子
- 10^4 粒子、Cray YMP 500-1000時間
- 質量分解能: 10^7 太陽質量くらい

Saitoh et al. 2005



アニメーション

- Dark Matter + ガス + 星
- DM, 星: 粒子、
  ガス:SPH 粒子
- 2×10^6 粒子、GRAPE-5
  11 ヶ月
- 質量分解能: 10^4 太陽質量
  くらい

分解能をあげたことの御利益





- たいして変わらない？
- 実はこの計算では本当はたいして変わらない。
- 本当の利益：サブグリッドの星形成、超新星フィードバックモデルの「精密化」

星形成のモデル

- 星形成シミュレーションに必要な質量分解能: 最低限 10^{-4} 太陽質量くらい
- 現在の銀河形成シミュレーションの最高の分解能: 10^3 太陽質量
- 「適当に」星を作る必要あり
  - ガスの密度、温度、速度場の発散がある条件を満たしていると、「適当な」タイムスケールで星ができる、とするのが普通
  - パラメータ 3 こくらい
  - パラメータの選び方でどんな銀河ができるかが変わる
- 超新星爆発の扱いも同様な問題あり

どこまで分解能上げる必要があるか？

- やってみないと本当はわからない
- 理論的には、「ある程度密度が上がればそこから先は全部星になる」でいいはず
- そういうきざしが見えかけてきている
- あと 1-2 桁？

Saitoh et al. 2007



星形成率パラメータ 15 倍変えている
結果に大きな違いはない
(低分解能の計算では銀河が爆発している)

もうちょっと色々アニメーション

(すみません、リンクはまだ修正されてません)
SPH による星形成領域シミュレーション
nested grid による連星形成シミュレーション
AMR による宇宙の大規模構造形成シミュレーション
多体計算による惑星形成シミュレーション

CfCA の紹介

CfCA: Center for Computational Astrophysics
基本的には国立天文台の大規模シミュレーション計算機 (共同利用) の運用機関

1966	人工衛星国内計算施設	Okitac 5090D
1976		Facom 230-80
1980		Univac 1100/80B
1983		Facom M380R
1988		Facom M780/10S
1989	データ解析計算センター	
1996		VPP300/16R
2001		VPP5000/48
2006	CfCA	

計算機の能力



東大センターとの比較

大体いつでも 1/10 くらいの能力

但し: 2001 から GRAPE-5 + GRAPE-6 を運用、640Gflops+4Tflops

次期システム

レンタル部分仕様

- ベクトル部分 (大規模共有メモリ部分) 1.6TF 以上、1 ノード 256GB 以上
- スカラー部分 20TF 以上、あと通信速度とか色々要求
- 消費電力 (空調含まず) 300KVA 以下
- 2008/3 末検収

非レンタル

- GRAPE(-DR)
- PC クラスタ
- 大規模ファイルサーバ

レンタル部分落札結果

- ベクトル部分 SX-9 (16+4)
- スカラー部分 Cray XT4 (計算ノード740+予備)
- つながない、連携計算はしない
- 月額 2050万

総合評価用ベンチマーク

ほとんど流体コード

- MHD 流体
- 輻射流体
- 一般相対論的流体 (これはベクトル機のみ: HPF コード)
- 自己重力流体

大雑把なところ: XT4 のスケーラビリティは非常に良い。
ノード性能は Dual Core ではいいんだけど、、、

国立天文台次々期システムの考え方

- XT4 の良いところ
  - ネットワーク速い、色々チューニングできている
  - 他のところから PC クラスタ買うより安い
- 悪いところ
  - 普通の PC の大体 10 倍高い

もうちょっと違う何かをこれから準備

GRAPE と GRAPE-DR

- GRAPE の考え方
- GRAPE-DR
- その次

GRAPE の考え方

- **重力多体問題: 粒子間相互作用の計算が計算量のほとんど全部**
- **効率のよい計算法** (Barnes-Hut tree, FMM, Particle-Mesh Ewald(PPPM) ...): **粒子間相互作用の計算を速くするだけでかなり加速できる**
- **そこだけ速くする電子回路を作る** (**「計算機」というようなものではない**)

近田提案

1988年、天文・天体物理夏の学校



$$\ddot{\vec{r}}_j = G\sum_i \frac{M_i}{r_{ij}^3}\vec{r}_{ij} \qquad (\vec{r}_{ij} = \vec{r}_i - \vec{r}_j)$$

+，－，×，２乗は１operation，　-1.5乗は多項式近似でやるとして10operation 位に相当する．
総計24operation.
各operation の後にはレジスタがあって，全体がpipelineになっているものとする．
「待ち合わせ」は２乗してMと掛け算する間の時間ズレを補正するためのFIFO(First-In First-Out memory)．
「Σ」は足し込み用のレジスタ．N回足した後結果を右のレジスタに転送する．

図２．N体問題のj-体に働く重力加速度を計算する回路の概念図．

GRAPE-1(1989)



演算毎に語長指定。固定 16–**対数** 8–**固定** 32–**固定** 48
240Mflops **相当**

開発はどんなふうだったか

ハードウェアは私が知らないうちにできていた (伊藤君が作った) ので良く知らない。

ホストの GPIB インターフェースの性能がでない (特に Sony NEWS を使った時に) のでなかなか大変だった。

最終的にはユーザープロセスから GPIB 制御チップをいじり回すプログラムを書いた。

伊藤君



「栄光なき天才たち」の原作者としてのほうが有名という話も。

学部の頃から GRAPE-2 の開発の後くらいまで原作者をしていた。

現在千葉大教授

GRAPE-2(1990)



8 ビット演算とかは止めて普通に浮動小数点演算 (倍精度は最初と最後だけ)
40Mflops

GRAPE-3(1991)



カスタムチップ 24個1ボード、 10MHz 動作、 7.2Gflops

GRAPE-3 チップ



- 1μm プロセス
- 11万トランジスタ
- 20 MHz クロック動作
- 600 Mflops 相当

GRAPE-4(1995)

トータル 1792 チップ、 1.1 Tflops

GRAPE-4 パイプライン



1μm プロセス、10万ゲート(40万トランジスタ)、640Mflops

GRAPE-6(2002)



2002年現在の 64 Tflops システム

4 ブロック
16 ホスト
64 プロセッサボード

パイプライン LSI



- 0.25 μm ルール
  (東芝　TC-240，　1.8M ゲート)
- 90 MHz 動作
- 6 パイプラインを集積
- チップあたり 31 Gflops

現在のマイクロプロセッサと比べてみる

	GRAPE-6	Intel Xeon 5365	IBM BG/P
Year	1999	2006	2007
Design rule	250nm	65nm	90nm
Clock	90MHz	3GHz	850MHz
Peak speed	32.4GF	48GF	13.6GF
Power	10W	120 W	15W?
Perf/W	3.24GF/W	0.4 GF/W	0.91GF/W

ピーク性能の進歩



GRAPE-4 以降、完成した時点で世界最高速を実現

商業版 GRAPE

- GRAPE-3 から商業版
- GRAPE-6 を購入した機関

American Museum of Natural History
Drexel University
Indiana University
Rochester Institute of Technology
Rutgers University
University of Michigan
University of California
McMaster University
The University of Cambridge
University of Edinburgh
Observatoire Astronomique Marseille-Provence(OAMP)
Astronomisches Rechen-Institute (ARI)
Ludwing-Maximillans University
Max-Planck-Institute fur Astronomic

GRAPE-6 を購入した機関 (つづき)

University of Bonn
University of Mannheim
Holland University of Amsterdam
Nanjing Univesity
Citec Co., Ltd
Gunma Astronomical Observatory
Hokkai-Gakuen University
Kansai University
Kyoto University
National Institute for Fusion Science (NIFS)
National Astronomical Observatory of Japan
Osaka University
The University of Tokyo
Tokyo Institute of Technology
University of Tsukuba

約 30 機関、 60Tflops。MDGRAPE-2 も同様

GRAPE-6 の次は？

MDGRAPE-3 の次: MDGRAPE-4, 20Pflops@2012?

そもそも MDGRAPE-3 にあたるものは? → GRAPE-DR

GRAPE-DR 計画とは何か？

「基本的には」次期 GRAPE 計画

- 2004 年度から 5 年計画
- 目標ピーク性能: 2 Petaflops
- チップ数 4096
- 単体チップ性能 0.5Tflops

と、これだけなら今までの GRAPE が速くなっただけ。

実際のアーキテクチャ: 今までの GRAPE とは全然違う

- なぜ違うか
- それで何ができるか

「次期 GRAPE」の実際的な問題

天文だけ (しかも理論だけ (しかも N 体だけ)) のの機械としてはチップ開発コストが大き過ぎる

チップ開発費

1990	1μm	1500 万円
1997	0.25μm	1 億円
2004	90nm	3 億円以上
2006	65nm	10 億円以上

ある程度広い応用を持つものでないと予算獲得が難しい

GRAPE-DR の基本的な考え

- 応用に特化し、多数の演算器を 1 チップに集積、並列動作させて高い性能を得た専用計算機の特徴を生かす
- しかし広い応用範囲を実現する

そんなことができるか？が問題

トランジスタは沢山ある

マイクロプロセッサの「進歩」



- トランジスタ: 15 年で 1000 倍
- 演算器の数: 同じ期間に 8 倍
- 100 倍分がどこかに消えた
- 最も良かった時でもチップ上の演算器の割合は 5% くらい

多数の演算器を詰め込む方法

境界条件: メモリバンド幅は増やしたくない (システムコストはほぼメモリバンド幅で決まる)
可能な方策

1. GRAPE 的専用パイプラインプロセッサ
2. 再構成可能プロセッサ
3. SIMD 並列プロセッサ

SIMD 並列処理

- パイプラインプロセッサをやめにして、「プログラム可能なプロセッサ」を沢山載せる。
- SIMD (Single Instruction Multiple Data): 全プロセッサが同じ命令を実行
- 基本的には、全プロセッサがソフトウェアで GRAPE をエミュレーションする。

SIMD 並列処理って？

- 古典的 SIMD 並列計算機
- SSE、MMX とかの SIMD 拡張命令
- GRAPE-DR における SIMD

古典的SIMD並列計算機

Illiac IV, Goodyear MPP, ICL DAP, TMC CM-2, MASPAR MP-1



- 1960年代に発生、80年代に絶滅
- 半導体技術の向上に対応できないアーキテクチャ: 計算速度とメモリアクセス速度が比例する必要あり。
- メモリ階層をつける: プロセッサが複雑になりすぎてSIMDの意味が無くなる。

SIMD 拡張命令

SSEx が有名
128 ビットなり 64 ビットのデータを 4 語に区切って、それぞれの要素に対する演算を 4 個の演算器で同時に処理



1 つのプロセッサの中の話: キャッシュとデータをやりとり
並列度 4 程度が限界？それ以上増やすとキャッシュの速度が追いつかなくなる。

GRAPE-DR におけるSIMD



- 非常に多数のプロセッサエレメント (PE) を 1 チップに集積
- PE = 演算器 + レジスタファイル (メモリをもたない)
- チップ内に小規模な共有メモリ (PE にデータをブロードキャスト)。これを共有する PE をブロードキャストブロック (BB) と呼ぶ。
- 制御プロセッサ、外部メモリへのインターフェースを持つ

PE の構造



- 浮動小数点演算器
- 整数演算器
- レジスタ
- メモリ 256 語 (K とか M ではない。)

プロセッサチップとプロトタイプボード

チップ写真

レイアウト



- 32PE(要素プロセッサ) のブロックが16個
- 空いているところは共有メモリ
- チップサイズは18mm 角

PE レイアウト



0.7mm by 0.7mm

Black: Local Memory

Red: Reg. File

Orange: FMUL

Green: FADD

Blue: IALU

GRAPE-DR の開発状況

500MHz。いくつかのアプリケーションが動作。
重力多体問題、分子動力学
100 Gflops くらいはでている (藤野、修士論文)

量産型ボード

- PCI-Express カード (8 レーン、通信速度 2GB/s)
- 4 GRAPE-DR チップ
- 現在、 PCI-Express を使った 1 チップボードが動作



全体システム

- 目標:理論ピーク $1\ \mathrm{Pflops} = 4096$ チップ
- ボード 2 枚のせた $\mathrm{PC}\ 512$ 台で構成する予定
- 製造は年次進行

どうやってプログラムを書くか？

GRAPE でやっていたことなら簡単にできるようなシステムを作った。

- 粒子間相互作用を計算するコードをアセンブラまたはコンパイラで記述
- アプリケーションプログラムが呼ぶ関数、構造体定義が自動生成される
- 複数チップ、チップ内複数プロセッサでの並列化は自動的に行われる

基本的な計算モデル

これはハードウェアの制限ではなくて、あくまでも現在のソフトウェアが表現したいものがこう、という話。

計算するもの:

$$g_i = \sum_j f(x_i, x_j)$$

つまり、

- 粒子 i に働く力は他の粒子 j からの力の合計
- j から i に働く力は 粒子 j, i のデータから計算できる
- j は別に全粒子である必要はない (近傍を選択とかはソフトウェアで可能)

コンパイラ

(中里 2006)

```
/VARI  xi, yi, zi, e2;
/VARJ  xj, yj, zj, mj;
/VARF  fx, fy, fz;
dx = xi - xj;
dy = yi - yj;
dz = zi - zj;
r2 = dx*dx + dy*dy + dz*dz + e2;
r3i= powm32(r2);
ff = mj*r3i;
fx += ff*dx;
fy += ff*dy;
fz += ff*dz;
```

これから GRAPE 並のことをするアセンブラ、インターフェースライブラリを生成。
基本的なアイデアは PGR (FPGA を使ったPROGRAPE用コンパイラ、濱田D論2006) と同様

インターフェース関数

中身はコンパイラ/アセンブラ記述から自動生成される。

```
int SING_send_j_particle(struct grape_j_particle_struct *jp,
                         int index_in_EM);
int SING_send_i_particle(struct grape_i_particle_struct *ip,
                         int n);
int SING_get_result(struct grape_result_struct *rp);
void SING_grape_init();
int SING_grape_run(int n);
```

インターフェース関数の機能

- 粒子データを送る
- 計算させる
- 結果を回収する

もうちょっと汎用に使うには？

「粒子間相互作用」でなくても、大抵のことは現在のソフトウェアで表現できる

- 格子・粒子相互作用
- 格子・格子相互作用
- 普通の、依存性のない並列計算
- 行列乗算

量子化学計算、2 電子積分を実装中 (理研・名古屋大学)

V-GRAPE

- GRAPE-DR は大体出来た
- 設計でどこに失敗したかも大体わかってきた

次を作るとすれば何をするか？
= V-GRAPE

GRAPE-DR における問題点

- あまり速くない
  — 倍精度256Gflops は名目速度では MDGRAPE-3 並
- ボード製造コストが高い
  — メモリ制御用 FPGA、メモリ自体等部品が多い
- FFT、CG 反復といった、計算量が結構多いがメモリアクセスも多い計算で性能がでない

速くないのは設計があんまりまだ頑張ってないせい。演算ユニットの作りが適当。最適化の余地は大きい。

下の2つは発想の転換が必要。

FFT、CG法で遅いのは何故か

理由: そもそもそのへんを速くすることを考えてない。

考えれば速くなる ???

原理的な限界はどこか、が問題。

FFT の場合

FFT をする前のデータはホスト計算機にある

↓

それを アクセラレータに転送して FFT する

↓

結果を回収する

という手順だと:

- 原理的に計算量は通信量の $10 \log n$ 倍くらい。
- 転送速度 4GB/s として、 10 Gflops 程度。
- CPU 使ったほうが速い

CG 法

に限らず疎行列の反復解法:
格子点当りの計算量は $O(10)$ × 反復回数

- **格子点データをチップ内にもつ**
- **一度データ送ったら収束するまでチップ内だけで反復する**

というふうにできれば性能は出る。

チップ内メモリの量

- 現在の GRAPE-DR: 1MB
- Intel Itanium とかのとても高いチップ: 24MB?
- オンチップDRAM や 1T-SRAM を使うと: 32 MB くらいならやってくれそう

V-GRAPE



GRAPE-DR

大きなメモリはチップ外

バンド幅小さい



V-GRAPE

大きなメモリを中に

V-GRAPE の利点/欠点

利点:

- アプリケーションが増える
- メモリインターフェースがないので開発が楽
- 製造も (チップ製造以外は) 楽、低コスト
- ボードにプロセッサチップを沢山のせられる

欠点:

- メモリにチップ面積を喰われるのでピーク性能低下
- チップ開発コストはあがる

GRAPE, GRAPE-DR についてのまとめ

- 天文シミュレーション専用計算機 GRAPE はそれなりに成功したような気がする。
- GRAPE-DR で用途を広げる試みは上手くいきそうな気がするけど本当にそうかどうかは今後明らかになる。

計算機の発展の方向

歴史

- 1960 年代 単に、 高くて速い計算機
  - 代表例: CDC 6(7)600 (Cray 設計)
- 1970 年代 ベクトル プロセッサ
  - 代表例: Cray-1, CDC-Star
- 1980 年代 いろいろあった
  - 日本のベクトル
  - クレイの並列
  - いろんな並列計算機

歴史のつづき

- 1990 年代
  - ベクトル 衰退
  - 並列計算機 会社倒産
  - PC クラスタ 生き残る

何故そうなったか？

何故そうなったか？

- ベクトルは高くなった
- 並列計算機 やっぱり高くなった

何に比べて？

- PC クラスタ

どれくらい高いか？

1975:	Cray-1	100MF	10M$	Cray 50倍お得
	PDP-11/70	10kF?	50K$?	
1985:	Cray XMP	1GF	10M$	XMP 20倍お得
	PC-AT	30kF?	5K$	
1995:	VPP-500	100GF	30M$?	VPP 3倍損
	Dec Alpha	300MF	30K$	
2005:	SX-8	10TF	50M$?	SX-8 60 倍損
	Intel PD	12 GF	1K$	

30年間で 3000倍変わった

普通のスパコンは割高になった

こうなった理由

- チップ間配線とチップ内配線の違い
- 量産効果

チップ間とチップ内

1970 年代: IC を並べて沢山配線して計算機を作った。プロセッサ内もメモリまでも同じ。
1980 年代終わり以降: パイプライン演算器をもった、Cray-1 みたいなものが 1 チップにいくらでも入るようになった
2007 年現在:

- 1 チップに 10^8 ゲート以上 (Cray-1 なら 300 台) 入る
- チップ内動作クロックは GHz 以上
- チップの外への配線は多くて数百
- 外の配線の速度は高くて GHz

つまり:
1 チップ計算速度: Tflops は容易 (まあ、、メーカーさんが作れば、、、)
データ転送速度: 100GB/s がせいいっぱい

ベクトルプロセッサとマイクロプロセッサ

- Cray-1、その後の普通のベクトルプロセッサ: 主記憶のバンド幅と演算速度が大体つりあう。つまり、メモリが 100GB/ なら 数十Gflops。
- マイクロプロセッサ: そういうことはあまり考えないで演算速度あげた。10GB/s で 50Gflops とか。
- それでも演算器は少ない
- システムの価格は演算速度ではなくチップ間転送バンド幅で決まっている。

マイクロプロセッサが HPC の将来か？

x86 マイクロプロセッサの進歩はスーパーコンピューターの進歩を 20 年遅れで追いかけている

フルデコード乗算器	CDC 7600 (1971)	i80860(1989)
密結合マルチプロセッサ	Cray XMP (1982)	Pen D (2005)

スーパーコンピューターのこの後の進化:
1992 頃まで: 16 プロセッサ程度までのゆっくりした進化
1993: 航技研 NWT (VPP500)。アーキテクチャの革新
1995 以降: それでも衰退

今後も同じなら、マイクロプロセッサも
2010-2015: なんらかの革新
2015 以降: それでも衰退

マイクロプロセッサに代わるものは？

- 専用アーキテクチャ？
- FPGA とか？
- GPU とか？
- それ以外？

GPGPU

グラフィックカードを計算に使う。

- **最新の** nVidia 8800: C **でプログラム書ける。ボード上のメモリ** 768MB**、メモリ速度** 90GB/s(SX-9 **の** 1/3)
- **データを全部ボード上に置いて** GPU **の** C **で全部プログラム書き直せば**100Gflops **くらい出るかも。(単精度なら、、、倍精度は速度** 1/8 **らしい**)
- **カードは安い** (8**万円くらい**)
- **将来性は怪しい**

GPGPUs — メーカーさんの見せる図



「ムーアの法則より速い!」

GPGPUs —2007年末まで



あれ？

GPGPUs — 対数グラフでは



- 2005 年以降減速
- 汎用マイクロプロセッサがキャッチアップ
- 倍精度 ??
- メモリバンド幅リミット

まとめ

- GRAPE では、重力相互作用計算に専用化したパイプラインプロセッサをフルカスタム LSI で実現することで、同時期のマイクロプロセッサの数十倍の性能を数分の一の消費電力で実現してきた。
- GRAPE-DR では、SIMD 方式でプログラム可能にすることで GRAPE より広い応用を実現する。コストは数倍あがるが我慢する。
- サンプルチップは完成し、正しく動作をすることが評価ボードで確認できた。
- V-GRAPE ではコストを下げ、アプリケーションを増やすためオンチップメモリを増やす。

おまけ:次世代スーパーコンピューター

- **文部科学省の計画: 2012 年度に 10+ Pflops、予算 1100 億**

開発に意味はあるか？という話。

- Cray XT4@2007-8: 1Tflops 2-3000**万円。**
- Cray 5**年後:** 1 Tflops 2-300**万円、** 10Pflops 2-300**億円**
- GRAPE-DR: 1Pflops 15**億円@2008。5年後？**

いわゆる B/f **(演算性能に対して主記憶バンド幅) は高く保つ計画と想像されている。**

予備資料

Memory Wall への対応法

- ベクトルプロセッサ
  - 正攻法で高速、多数のメモリ配線を用意
  - 利点: 多くのアプリケーションプログラムで高い実効性能
  - 欠点: 高価
- スカラープロセッサ
  - 多階層のキャッシュ
  - 利点: 安価
  - 欠点:
    - 設計が複雑
    - アプリケーションを性能がでるように書くのは困難
      - キャッシュの振る舞いを間接的に制御する必要あり
      - プリフェッチでは不十分

これでいいのか？

- プロセッサチップでのトランジスタの利用効率
  - 1990年から一貫して低下を続けてきた
- スカラープロセッサ
  - ほとんどの面積がキャッシュとその制御回路
- ベクトルプロセッサ
  - ほとんどの面積がI/Oとベクトルレジスタ



トランジスタの有効利用法を考え直す時期

システム構成の考え方

- アプリケーション実行はホスト計算機との連携で行う
- できるだけ強力なホスト計算機・ネットワークを使いたい
- 以下に示すシステム構成は最低線のもの

プログラミング環境

- 加速ボードのメーカーが必ずいうこと:
  - アプリケーションプログラムから加速ボード側で実行できる部分を自動検出、変換できます
  - ソースコードに手を加えずに性能向上可能です
- 30 年前から同じことをいわれてきた
  - 今更騙される人はいない
- より現実的、効果的なアプローチ
  - 加速ボードでは単純なカーネルルーチンだけを実行
  - 他の部分はホスト上のプログラム。
    これは「基本的には」改変なし

V-GRAPE で提供する環境

- カーネルルーチン
  - 行列乗算、対角化等の行列演算ルーチン
    - BLAS, LAPACK のサブルーチンの形に
  - 粒子間相互作用計算ルーチン
    - 単純な粒子間相互作用程度はアセンブラでも書ける
  - 二電子積分、交換積分などグランドチャレンジに必要なルーチン
- アセンブラ
  - 昔はみんなこれで書いていた
- PE 上でのコードに対して、「高級言語」を提供
  - PGDL (理研 濱田、中里、FPGA 再構成計算用コンパイラ)

- **SPH 法のための専用パイプライン (演算器 150) の合成に初めて成功**

ソフトウェアの継承性

カーネルルーチンだけに限る:

- それ以外の部分は計算機に依存しない
- その部分だけ移植すればよい
- 実はもっと汎用的な計算機でもその部分だけチューニングすればよい

アプリケーションのうち、マシン依存で変更するべき部分を特定することと同等

普通の並列計算機と何が違うか？

並列計算機の古典的な分類 (M. Flynn)
SISD/SIMD/MISD/MIMD

同時に処理される

- **命令列が一つ** (SI) **か複数** (MI) **か**
- **データ列が一つ** (SD) **か複数** (MD) **か**

この分類に入れるなら SIMD**。過去の** SIMD **機とは色々違う。**

- **上のレベル** (**並列ホスト**) **では** MIMD
- **接続ネットワークを相互作用計算に最適化**

接続ネットワーク

何故接続ネットワークが問題か？

SIMD 並列計算機を GRAPE として使う (粒子間相互作用の計算に使う) ことを考える。
単純な使いかた: 1000 個プロセッサがあれば、1000 個の粒子への力を計算。
利点:

- **単純なネットワークでいい (放送とランダムアクセス)**
- **メモリもプロセッサあたり少しだけあればいい**

問題点:

- **独立時間刻みでは 1000 は多すぎる (複数チップ/ホストでもっと悪くなる)**
- **チップの高速動作が困難になる。**

みかけ上の並列度を下げる

複数のプロセッサ (PE) が同じ粒子への別の粒子からの力を計算、後で合計 (j-並列)



- **合計はチップ内でする必要あり (GRAPE-6 でボード上でやっているのと同じ)**
- **2 種類の「放送」が必要:論理的にプロセッサは 2 次元配列、縦、横両方の放送**

実際のチップ内ネットワーク

PE は放送メモリとだけ接続

放送メモリからそれにつながった PE には

- 放送
- ランダム読み書き

チップ外ポートから放送メモリには

- 放送
- 縮約 (総和など) しながら読み出し
- ランダム読み書き



これで必要なことは全てできる。

ハードウェアのイメージ

SING: Sing Is Not GRAPE、チップの開発コードネーム



PCI カードサイズでは収まらない気がするけど、、、

どうやってプログラムするか？という話

- 今までの GRAPE とは全然違う: プログラムを書く必要がある
- 古典的な SIMD マシンともプログラミングモデルが違う
  - GDR の部分は「付加プロセッサ」:そこでプログラム全体が走るわけではない
  - 通信モデルが違う
  - 制御プロセッサはハードウェアレベルで変更可能(FPGA で実装)

制御プロセッサの中身を決める = プログラミングモデルを決める

アセンブラ定義の概要

- 放送メモリ、 PE ローカルメモリに変数を置くことができる
- PE レジスタはアドレスで直接指定。(変数を置けるように変えるかも)
- ベクトル変数とスカラー変数がある
- 並列に実行する命令は明示的に指定する。

アセンブラの例

単純な重力計算の例

```
var vector long xi      hlt  flt64to72
var vector long yi      hlt  flt64to72
var vector long zi      hlt  flt64to72
var vector short idxi   hlt  fix32to36ru
bvar long xj            elt  flt64to72
bvar long yj            elt  flt64to72
bvar long zj            elt  flt64to72
bvar long vxj xj
bvar short mj         elt  flt64to36
bvar short eps2       elt  flt64to36
bvar short idxj       elt  fix32to36ru
var short  lmj
var short  leps2
var short  lidxj
var vector long accx rrn  flt72to64 fadd
var vector long accy rrn  flt72to64 fadd
var vector long accz rrn  flt72to64 fadd
var vector long pot  rrn  flt72to64 fadd
```

ここまでで変数宣言。 hlt, elt, rrn は通信タイプ。そのあとのは変換タイプ

アセンブラの例(続き)

```
loop initialization
vlen 4
uxor $t $t $t
upassa $ti $ti $lr40v
upassa $t $t   $lr48v
upassa $t $t   $lr56v
upassa $t $t   pot
loop body
vlen 3
bm vxj $lr0v
vlen 1
bm mj lmj
bm eps2 leps2
bm idxj lidxj
```

初期化(ループ前に実行)とループ本体の一部(放送メモリからの転送)

アセンブラの例(続き)

```
vlen 4
nop
upassa idxi  idxi  $t
uxor  $ti lidxj $t
moi 2
ulnot $ti $ti $t  # mreg 1 indicates i != j
moi 0
nop
fsub $lr0 xi $r6v  $t
fsub $lr2 yi $r10v ;  fmul $ti $ti $t
fsub $lr4 zi $r14v
fmul $r10v $r10v $r18v ; fadd $t leps2 $t
fmul $r14v $r14v ;  fadd $fb $ti  $t
fadd $fb $ti  $r18v $t # rsq is now in r18 t, dx, dy,dz are in
```

自己相互作用のチェック、座標の引き算と距離の2乗の計算

アセンブラの例(続き)

```
ulsr $ti      il"60"  $t $lr22v
ulsr $ti      il"1"   $t
uadd $ti      $lr22v  $t
usub hl"9fd" $ti      $t        # $lr8v は指数の 1.5 倍
ulsl $ti      il"60"  $lr30v
moi 1
uand il"1" $lr22v
moi 0
uand $r18v h"000ffffff" $t
uor  $ti h"3ff000000" $t
fmul $ti f"0.57" $t
fsub f"1.57" $ti $t
mi 1
fmul f"1.414" $ti $t
mi 0
nop
fmul $t $lr30v $t $r22v # Here the result is the initial guess
```

r^{-3} の初期推定値。これは手抜きな 1 次式

アセンブラの例(続き)

```
 fmul $r18v $r18v $r26v $t
 fmul $r18v $ti   $r26v $t
 fmul $ti f"0.5" $r26v # r26v is a**3/2
 fmul $r22v $r22v $t
 fmul $ti $r26v $t
 fsub f"1.5" $ti $t
 fmul $r22v $ti $t $r22v
 fmul $ti $ti $t
 fmul $ti $r26v $t
(反復ちょっと省略)
 fsub f"1.5" $ti $t
 fmul $r22v $ti $t $r22v
 fmul $ti $ti $t
 fmul $ti $r26v $t
 fsub f"0.5" $ti $t
 fmul $r22v $ti $t
 fadd $r22v $ti $t
 fmul lmj $ti $t $r22v
```

ニュートン反復

アセンブラの例(続き)

```
mi 2
fmul $r6v $ti ; upassa pot pot $lr0v
fmul $r10v $t ;  fadd $fb $lr40v  $lr40v accx
fmul $r14v $t ; fadd $fb $lr48v  $lr48v accy
fmul $r18v $t ; fadd $fb $lr56v $lr56v accz
fadd $fb $lr0v  pot
```

ポテンシャルと加速度の積算
この記述から、インターフェース関数とシミュレータを動かすのに必要なデータを生成する。

インターフェース関数

中身はアセンブラ記述から自動生成される。

```
int SING_send_j_particle(struct grape_j_particle_struct *jp,
                         int index_in_EM);
int SING_send_i_particle(struct grape_i_particle_struct *ip,
                         int n);
int SING_get_result(struct grape_result_struct *rp);
void SING_grape_init();
int SING_grape_run(int n);
```

これにもう一層かぶせれば GRAPE-3/5 互換インターフェースはできる。

インターフェース構造体

これももちろん自動生成される。

```
struct grape_j_particle_struct{
  double xj;
  double yj;
  double zj;
  double mj;
  double eps2;
  UINT32 idxj;
};
struct grape_i_particle_struct{
  double xi;
  double yi;
  double zi;
  UINT32 idxi;
};
struct grape_result_struct{
  double accx;
  double accy;
  double accz;
  double pot;
};
```

チップ全体フロアプラン



- 特におかしいとこなし
- サイズは大きい。
  17mm 角

放送ブロックフロアプラン



- 特におかしいとこなし

PE フロアプラン



Module Name	Color
grf0	red
fmul	orange
fadd	green
alu	blue
lm	magenta
Others	yellow