最後に今後の方向について少し検討してみたい。20年後位には現在の半導体製 造技術の限界がきて、なにか新しい原理に基づいた情報処理技術が必要になる かもしれないが、そこまで先の話ではなく今後数年程度の短期的な話である。 我々は 10年近く に渡って専 用計算機を開発してきた。その経験からいえることは、LSI の設計・製造のた めの初期コストが急速に上昇し、開発期間も長期化しているということである。 これは、製造技術が進んで大規模な回路がLSI に入るようになったにもかかわ らず、それだけ大きなLSI を設計する技術が追いついていないためである。 トランジスタの微細化が進むと、配線の遅延（主に RC 成分による）が増加す るなどいままので設計手法では対応できない問題がおき、これにどう対応すれ ばよいかはいまだ明らかではないようである。もっとも、GRAPE-6 で特に時間 が掛かったのは、物理設計を担当したLSI メーカーの側の設計・製造に対する アプローチが科学的というよりは（「設計ガイドライン」と称する）経験の蓄 積に頼るようなものであったためもある。
初期コストが1億円を超えてさらに上昇しつつある現状では、数億円以上の巨 大予算を獲得しなければ高性能なLSI は開発できない。このため、まだ有効性 が証明されていない分野で専用計算機というアプローチを新たに始めることは 非常に困難になっている。
専用計算機に限ったことではなく、一般に大規模な LSI を設計することは極 めて困難になった。しかもこの困難さのために開発件数が減り、そのために試 作コストが上昇し、設計ソフトウェアの技術開発が遅れていっそう開発が困難 になるという悪循環が LSI 製造技術の進歩とともに進行しつつある。これは、 大規模 LSI が計算機に限らず今後の情報化社会の基盤を担っていくものであ ることを考えるとなかなか大きな問題である。
ここで素晴らしい解決策を提案できるわけではない。基本的には上の悪循環を 断ち切るには資源（人とカネ）を投入して、大規模LSI をある程度の数設計し、 同時に設計ソフトウェアの技術開発を進めるしかない。このような人材の育成、 ソフトウェアの開発は長期間にわたるものであり、産官学のなかで官（予算） と学（人材）の果たす役割が重要になる。1996年に東京大学に設置されたVDEC (大規模集積システム設計教育研究センタ)は本来そのような役割を果たすべき ものであるが、現状ではVDEC で試作できるのは2世代遅れの技術での小規模な LSIであり、試作の経験が直接に現世代、あるいは次世代のLSI設計で起きる問 題の解決につながっていかない。最先端の製造プロセスを使った大規模な LSI の試作を大学の研究者が行なえる体制を整備することが急務である。
設計にかかる人件費を別にすれば、かなり大きな LSI でも試作コストは数千 万円であり、年間10億円程度の研究費の投入で数十個の LSI の試作が行なえ る。これは上の悪循環を逆方向に転換する引金には十分と考える。例えば小渕 首相の提唱する2000年度からのミレニアム・プロジェクトで情報化のために投 入される予算は単年度で1000億近くにのぼる。その 1 で、いくらかでも成果が得られるなら安いものであろう。