next up previous
Next: 5 今後の計画 Up: 無題 Previous: 3 研究計画の概要

4 平成10年度の研究成果の概要

今年度は計画開始時の予定をほぼ達成することができた。 具体的な成果は以下のとおりである。

以下、それぞれについて簡単に述べる。

まず、重力プロセッサチップの開発の現状について述べる。基本的な仕様は、 平成9年度に表1のように決定し、 ハードウェア記述言語(VHDL)による論理設計がほぼ平成9年度のうちに終了し た。平成10年度には、論理設計が終った回路のシミュレーションによるテスト と、実際のLSIを作成するためのレイアウト等の作業を行なった。これらは特 にプロセス微細化が進んだ近年では長時間を要する作業となっているが、ほ ぼ予定通り進行しており、平成10年度中にサンプルチップが入手できる見込みで ある。

  
表 1: 重力プロセッサチップ仕様

チップの開発の進行に合わせ、システム全体の詳細設計も進めた。現在、シス テム全体は2段階に分けて開発を進めており、まずチップ評価用の小規模なシ ステムを作成し、それから超並列接続が可能な大規模システムを開発する。評 価用システムについては回路設計がほぼ終了し、サンプルチップのスケジュー ルに合わせて試作基板が完成する予定である。大規模システムについても仕様 はほぼ決定しているが、詳細仕様については評価用システムの完成とその評価 結果を待って決定する予定である。

なお、GRAPE-6 におけるチップ内並列パイプライン方式のテストも兼ねて開発 していた GRAPE-5 システム が完成したことも、今年度の成果に数えることが できる。GRAPE-5 のプロセッサ LSI 自体は1997年度に既に終了したプロジェ クトによって開発された。これは1990年に開発した低精度重力計算パイプライ ンチップである GRAPE-3 プロセッサチップの後継として開発したものである が、GRAPE-6 プロセッサチップのための技術的なテストの意味も兼ねて以下の ような新しい試みをとり入れた。

  1. チップ内に複数のパイプラインを集積した。
  2. チップ内のクロックとデータ転送のクロックの比を 6:1 と大きくした。
  3. チップ設計を従来の回路図とモジュールコンパイラを使った方式ではな く、全面的にハードウェア記述言語を使って行なった。
チップ自体は 0.5 ルールによる 300K ゲートのゲートアレイ と現在の水準からみれば比較的小規模なものであるが、チップ単体での演算速 度は 5.4 Gflops 相当と GRAPE-3/4 のプロセッサチップの 10 倍を実現した。 さらに、ハードウェア記述言語を使った設計の利点、問題点についても経験を 積むことができた。この経験は GRAPE-6 チップの設計に非常に役立った。 この GRAPE-5 チップを使った計算システムが完成し、その評価が進行中であ る。

FPGA を使った計算システムについては、平成9年度に開発したAltera 社の FPGA EPF10K100を2個使う評価用システムPROGRAPE-1 (PROgrammable GRAPE) を使って、現状でどの程度の回路規模、動作速度が実現可能かという評価を行 なった。評価のために、実際に重力計算のためのパイプラインを実装した。

最後に、今年度に開発した新しい高速計算法である Pseudo-Particle Multipole Method (PM)について簡単に触れておく。遠距離相互作 用を高速に計算する方法として、 Barnes と Hut が提案したツリー法 [BH86]や Greengard と Rokhlin が提案した高速多重極展開法 (FMM)[GR87]がある。その詳細についてはここでは触れ ないが、どちらも、近傍の粒子からの寄与は直接計算し、遠方からの寄与はま とめて多重極展開の形で評価する。専用計算機を使えば近傍の分は高速化でき るが、遠方からの寄与の計算の高速化は困難であった。

PM では、多重極展開を仮想粒子を使って表現しなおすことにより、 遠方からの寄与についても専用計算機を利用することを可能にした。これによ り、従来は計算コストの観点からツリー法やFMMを使うことは非現実的であっ た高精度を要求する問題に対してもツリー法やFMMを使える可能性が出てきた。



Jun Makino
Wed Dec 22 13:10:37 JST 1999